패리티 검사(Parity Check)

데이터 통신과 저장 과정에서 오류가 발생하는 것은 흔한 일입니다. 데이터를 신뢰성 있게 전송하기 위해 다양한 오류 검출 및 정정 기법이 사용되는데, 그중 하나가 패리티 검사(Parity Check)입니다. 패리티 검사는 간단하면서도 효과적인 오류 검출 방식으로, 특히 하드웨어 구현이 쉬워 초기 컴퓨터 시스템과 네트워크에서 널리 사용되었습니다.

패리티 검사의 개념

패리티 검사란 전송되는 데이터의 비트 수가 짝수 또는 홀수가 되도록 추가적인 패리티 비트(Parity Bit)를 삽입하여 오류를 검출하는 방식입니다. 데이터가 전송된 후, 수신 측에서 패리티 규칙을 확인하여 오류 발생 여부를 판단합니다.

패리티 검사는 크게 짝수 패리티(Even Parity)와 홀수 패리티(Odd Parity) 두 가지로 나뉩니다.

• 짝수 패리티(Even Parity): 데이터의 1의 개수가 짝수가 되도록 패리티 비트를 설정
• 홀수 패리티(Odd Parity): 데이터의 1의 개수가 홀수가 되도록 패리티 비트를 설정

예를 들어, 7비트 데이터 1011001을 전송한다고 가정했을 때:

• 짝수 패리티 적용 → 10110010 (1의 개수가 4개, 짝수)
• 홀수 패리티 적용 → 10110011 (1의 개수가 5개, 홀수)

수신 측에서 비트를 검사하여 패리티 규칙에 맞지 않으면 오류가 발생한 것으로 간주합니다.

패리티 검사의 동작 방식

송신 측에서의 패리티 비트 생성

1. 전송할 데이터를 준비합니다.
2. 설정된 패리티 방식(짝수 또는 홀수)에 맞게 패리티 비트를 추가합니다.
3. 전체 데이터(원래 데이터 + 패리티 비트)를 전송합니다.

수신 측에서의 오류 검출

1. 수신된 데이터에서 패리티 비트를 확인합니다.
2. 원래의 패리티 방식과 비교하여 일치하는지 검사합니다.
3. 일치하지 않으면 오류가 발생한 것으로 판단합니다.

패리티 검사의 한계점

패리티 검사는 단순하고 빠르지만 다음과 같은 한계를 가집니다.

1. 단일 비트 오류만 검출 가능

   • 패리티 비트는 한 개의 비트 오류만 감지할 수 있습니다.
   • 2개 이상의 비트 오류가 발생하면 검출할 수 없습니다. (짝수 개의 오류는 감지 불가)

2. 오류 정정 기능 없음

   • 패리티 검사는 단순히 오류가 발생했는지 여부만 감지할 수 있을 뿐, 어디에서 오류가 발생했는지는 알 수 없습니다.
   • 오류를 수정하려면 별도의 정정 기법이 필요합니다.

3. 전송 오류 발생 확률에 따라 신뢰성이 낮아질 수 있음

   • 노이즈가 심한 환경에서는 여러 비트의 오류가 발생할 가능성이 높아, 패리티 검사만으로는 오류를 효과적으로 검출할 수 없습니다.

패리티 검사의 응용 분야

패리티 검사는 단순한 구조 덕분에 다양한 분야에서 활용됩니다.

• 직렬 통신(UART, RS-232): 하드웨어 기반의 간단한 오류 검출 기법으로 사용
• 메모리 시스템(ECC RAM 제외): 기본적인 오류 검출을 위한 메커니즘
• 디스크 저장 장치(기본적인 무결성 검사): RAID 시스템에서 일부 사용
• 초기 네트워크 프로토콜(구형 시스템): 간단한 오류 감지를 위한 기본 방식

하지만, 현재는 체크섬(Checksum), CRC(Cyclic Redundancy Check), 해밍 코드(Hamming Code) 등의 더 발전된 오류 검출 및 정정 기법이 널리 사용되고 있습니다.

패리티 검사 vs. 기타 오류 검출 방법

결론

패리티 검사는 단순하고 효율적인 오류 검출 기법으로, 데이터 통신 및 저장 장치에서 기본적인 오류 감지 용도로 사용됩니다. 그러나 단일 비트 오류만 감지할 수 있고 오류 정정이 불가능하다는 한계가 있어, 보다 정교한 오류 검출 및 정정 방식이 필요한 환경에서는 CRC나 해밍 코드와 같은 기술이 더 적합합니다.

현재의 고속 데이터 통신 및 저장 장치에서는 패리티 검사보다는 ECC, CRC 등의 정교한 방법이 더 널리 사용되지만, 패리티 검사는 여전히 하드웨어적으로 간단하게 구현할 수 있어 특정 시스템에서는 유용하게 활용됩니다.

상승 코드(Raised Code)